特許

J-GLOBAL ID：200903000344820509

昇圧回路

発明者： 山形 整人 ,  諸岡 毅一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-337143
公開番号（公開出願番号）：特開平6-187788
出願日： 1992年12月17日
公開日（公表日）： 1994年07月08日
要約：

【要約】【構成】 半導体メモリにおけるワード線昇圧回路をはじめ、様々な半導体集積回路において適用可能な昇圧回路が開示される。電源電位Vccと出力ノードN1との間に接続されたPMOSトランジスタQ22のバックゲート電極がノードN1に接続されているので、昇圧前の期間において出力ノードN1がVccレベルにプリチャージされる。したがって、MOSキャパシタC0による昇圧条件が従来の昇圧回路と比較して緩和される。【効果】 与えられる電源電圧Vccのレベルが低くなっても、正常な昇圧動作が行われ得る。したがって、電源電圧の動作可能なマージンが拡大され得る。

請求項（抜粋）：

非昇圧期間および昇圧期間を規定するクロック信号を発生する手段と、第1電極がクロック信号を受けるように接続され、かつ第2電極が出力ノードに接続されたキャパシタ手段と、第1の電源電位と前記出力ノードとの間に接続され、クロック信号に応答して、前記非昇圧期間において前記出力ノードを第1の電源電位に強制し、かつ前記昇圧期間において非導通される強制手段とを含む、昇圧回路。

IPC (3件)：

G11C 11/413 ,  G11C 11/407 ,  H03K 5/02

FI (2件)：

G11C 11/34 335 A ,  G11C 11/34 354 F

引用特許：

審査官引用 (3件)

• 特開平2-177716
  
• 特開平3-283182
  
• 特開昭61-260717