特許
J-GLOBAL ID：200903000348742359
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-047204
公開番号（公開出願番号）：特開平5-251693
出願日： 1992年03月04日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】ゲート電極上に形成された金属膜に、プラズマを用いたドライエッチングを行う際に、ゲート電極に蓄積される電荷(+)の絶対量を大幅に減少し、ゲート電極のしきい値電圧の変動、ゲート酸化膜の膜質低下を抑制する。【構成】半導体基板1上に形成したゲート絶縁膜3を介してゲート電極4を形成した後、この上に層間絶縁膜5を形成する。次に、層間絶縁膜5にコンタクト孔10及び11を開口し、その上に、金属膜6を形成して、金属膜6をゲート電極4と半導体基板1に接続する。その後、この金属膜6に、プラズマを用いたドライエッチングを行い、これを所望の形状に加工した後、金属膜6と半導体基板1との接触部を選択的に除去する。
請求項（抜粋）：
半導体基板上に絶縁膜を介して形成したゲート電極上に、当該ゲート電極と直接または間接的に接続する金属膜を形成した半導体装置の製造方法において、前記金属膜の一部と前記半導体基板とを直接または間接的に接触させて、当該金属膜を形成する第1工程と、前記金属膜に、プラズマを用いたドライエッチングを行い、当該金属膜を選択的に除去して所望の形状に加工する第2工程と、前記ドライエッチングを行った後、前記金属膜と前記半導体基板との接触部を選択的に除去する第3工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 29/784
, H01L 21/302
