特許
J-GLOBAL ID：200903000352743173
半導体集積回路用許容入力電圧検査方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-225348
公開番号（公開出願番号）：特開平6-160494
出願日： 1986年03月29日
公開日（公表日）： 1994年06月07日
要約：
【要約】【目的】半導体集積回路用許容入力電圧検査方法の確実かつ簡単化。【構成】複数の入出力端子と、前記入出力端子からの入力信号が入力される前記入出力端子毎に設けられた入力バッファと、前記入力バッファの出力信号が入力される前記入力バッファ毎に設けられた記憶回路と、前記記憶回路を制御信号により直列接続して前記入出力端子とは別の端子に前記記憶回路に記憶した信号を導く手段とを有する半導体集積回路に対して、前記入出力端子に複数の異なる電圧を順次印加し、前記電圧に応じた前記入力バッファの出力信号を前記記憶回路に保持した後、前記記憶回路に記憶した信号を測定して、前記入力バッファの動作限界を検査することを特徴とする。
請求項（抜粋）：
複数の入出力端子と、前記入出力端子からの入力信号が入力される前記入出力端子毎に設けられた入力バッファと、前記入力バッファの出力信号が入力される前記入力バッファ毎に設けられた記憶回路と、前記記憶回路を制御信号により直列接続して前記入出力端子とは別の端子に前記記憶回路に記憶した信号を導く手段とを有する半導体集積回路に対して、前記入出力端子に複数の異なる電圧を順次印加し、前記電圧に応じた前記入力バッファの出力信号を前記記憶回路に保持した後、前記記憶回路に記憶した信号を測定して、前記入力バッファの動作限界を検査する半導体集積回路用許容入力電圧検査方法。
FI (2件)：
G01R 31/28 V
, G01R 31/28 R
