特許

J-GLOBAL ID：200903000353117470

半導体装置の層間絶縁膜の形成方法

発明者： 本間 哲哉 ,  岸本 光司 ,  小柳 賢一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-057849
公開番号（公開出願番号）：特開平8-255791
出願日： 1995年03月17日
公開日（公表日）： 1996年10月01日
要約：

【要約】【目的】トランジスタ特性の劣化とチタン・シリサイド膜の凝集とを抑制して、チタン・サリサイド構造のMOSトランジスタを覆う層間絶縁膜を形成する。【構成】LPCVD法により2酸化シリコン膜21を形成し、オゾン,TEOS等を原料としたAPCVD法によりPSG膜31を形成し、750°Cの窒素雰囲気で熱処理を行ない、ECR-PECVD法により2酸化シリコン膜41を形成し、この2酸化シリコン膜41表面をCMP法により研磨する。

請求項（抜粋）：

チタン・サリサイド構造のMOSトランジスタが形成されたシリコン基板の表面に、2酸化シリコンからなる第1の絶縁膜を形成する工程と、前記第1の絶縁膜の表面に、少なくとも燐を含んだ2酸化シリコン系の第2の絶縁膜を形成する工程と、高々800°Cの窒素ガス雰囲気で熱処理を行なう工程と、高密度プラズマを用いる化学気相成長法により、前記第2の絶縁膜の表面に、2酸化シリコンからなる第3の絶縁膜を形成する工程と、化学機械研磨法により、前記第3の絶縁膜の表面を平坦化する工程とを有することを特徴とする半導体装置の層間絶縁膜の形成方法。

IPC (4件)：

H01L 21/316 ,  H01L 21/304 331 ,  H01L 21/324 ,  H01L 21/768

FI (5件)：

H01L 21/316 G ,  H01L 21/316 M ,  H01L 21/304 331 ,  H01L 21/324 P ,  H01L 21/90 M