特許
J-GLOBAL ID：200903000363029219
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-325467
公開番号（公開出願番号）：特開平9-167803
出願日： 1995年12月14日
公開日（公表日）： 1997年06月24日
要約：
【要約】【課題】HVLDMOSの長所を残しながら誘電体分離構造と整合性のよい高耐圧FETを有する半導体装置を提供する。【解決手段】開口16を有する酸化シリコン膜15を有するN型シリコン領域2AとP型シリコン領域1Aとを貼り合せ、開口16近傍にP型拡散層3A-1を設ける。P型拡散層3A-1,10Aを電界調整層とするHVLDMOSを形成する。格子欠陥の多い貼り合せ接合面から離れてPN接合を設けるので漏れ電流が少ない。
請求項（抜粋）：
底面及び側面が絶縁膜で覆われた第1導電型半導体領域を表面部に備え、前記絶縁膜に設けられた開口部で前記第1導電型半導体領域の底部と連結する第2導電型半導体領域を有する半導体基体と、前記第1導電型半導体領域の表面をゲート絶縁膜を介して被覆するゲート電極と、前記第1導電型半導体領域の底部の前記開口部とその周辺に形成された第1の第2導電型拡散層とを有する電界効果トランジスタを含むことを特徴とする半導体装置。
IPC (5件)：
H01L 21/8238
, H01L 27/092
, H01L 21/265
, H01L 21/762
, H01L 29/78
H01L 27/08 321 B
, H01L 21/265 A
, H01L 21/76 D
, H01L 29/78 301 X
, H01L 29/78 656 B
