特許

J-GLOBAL ID：200903000364837009

試験回路

発明者： 増田 智章
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-313382
公開番号（公開出願番号）：特開平8-166428
出願日： 1994年12月16日
公開日（公表日）： 1996年06月25日
要約：

【要約】【目的】 複数の伝搬経路の中でもあらかじめ設定された以外の任意の伝搬経路についての試験を行なうことができる試験回路を提供すること。【構成】 被試験対象である組み合せ回路30と、組み合せ回路30に対するデータおよびスキャン信号の入力を行なう入力スキャンFFであるスキャンFF20-1〜20-3と、組み合せ回路30に対するデータおよびスキャン信号の出力を行なう出力スキャンFFであるスキャンFF20-4〜20-5と、各スキャンFF20-1〜20-5に入力されるクロックを発生するクロック発生回路40とから主に構成されている。

請求項（抜粋）：

スキャンパスを用いて内部の組み合わせ回路に試験データを与えることによりAC特性試験を行なう試験回路において、前記組み合わせ回路の入力側に、通常データの入力、スキャン入力、データの保持および反転を行なう複数の入力スキャンフリップフロップを具備し、前記組み合わせ回路の出力側に、通常データの出力、スキャン出力、データの保持および反転を行ない、前記複数の入力スキャンフリップフロップのそれぞれと組み合わせ可能な複数の出力スキャンフリップフロップを具備し、前記入力フリップフロップおよび前記出力フリップフロップの組み合わせにより該当する伝搬経路の遅延時間を設定し前記入力フリップフロップおよび前記出力フリップフロップにクロック信号を入力するクロック発生回路を具備することを特徴とする試験回路。

IPC (2件)：

G01R 31/28 ,  H03K 19/00

FI (2件)：

G01R 31/28 V ,  G01R 31/28 G

引用特許：

審査官引用 (4件)

• 特開昭63-073170
  
• 特開昭60-093967
  
• 特開平2-234087
  
• 特開平2-095284