特許
J-GLOBAL ID：200903000375682953
オートクリア回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-335468
公開番号（公開出願番号）：特開平7-202663
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】 十分に長いパルス幅を有するオートクリア信号を生成することができるオートクリア回路を提供する。【構成】 ソースがGNDライン130 に接続されドレインが出力端子113 に接続され且つゲートが入力端子114 に接続されたnMOSTr111 と一端がnMOSTr111 のドレインに接続され且つ他端が電源ライン140 に接続されたコンデンサ112とを有する電圧制御回路110 と、ソースが電源ライン140 に接続されドレインが出力端子123 に接続され且つゲートが入力端子124 に接続されたpMOSTr121 と一端がpMOSTr121 のドレインに接続され且つ他端がGNDライン130 に接続されたコンデンサ121 とを有する電圧制御回路120 と、電圧制御回路120 の入力端子124 とGNDライン130 とを接続する接続配線と、電圧制御回路110 の出力端子113 から信号電圧を入力してオートクリア信号を出力する信号出力回路150 とを備える。
請求項（抜粋）：
一端が第1電源ラインに接続され、他端が出力端子に接続され且つ制御電極が入力端子に接続された第1導電型の第1トランジスタと、一端が前記第1トランジスタの前記他端に接続され且つ他端が第2電源ラインに接続されたコンデンサとを有する、1個または複数個の第1電圧制御回路と、一端が前記第2電源ラインに接続され、他端が出力端子に接続され且つ制御電極が入力端子に接続された第2導電型の第2トランジスタと、一端が前記第2トランジスタの前記他端に接続され且つ他端が前記第1電源ラインに接続されたコンデンサとを有し、前記第1電圧制御回路と交互に直列接続された、1個または複数個の第2電圧制御回路と、最前段を構成する前記第1電圧制御回路の前記入力端子と前記第2電源ラインとを接続する接続配線、または、最前段を構成する前記第2電圧制御回路の前記入力端子と前記第1電源ラインとを接続する接続配線と、最後段を構成する前記第1電圧制御回路の前記出力端子から信号電圧を入力し、この信号電圧としきい値電圧とを比較してハイレベルまたはローレベルのオートクリア信号を出力する信号出力回路と、を備えたことを特徴とするオートクリア回路。
IPC (2件)：
前のページに戻る
