特許
J-GLOBAL ID:200903000386176359

プログラマブルロジックアレイ

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平5-242888
公開番号(公開出願番号):特開平7-106950
出願日: 1993年09月29日
公開日(公表日): 1995年04月21日
要約:
【要約】【目的】マイクロコード用PLAにおいて、次回の命令実行サイクルで使用されないバンクにおける消費電力を削減する。【構成】それぞれマイクロコードをデコードするためのディスチャージ型論理回路のアレイを有する複数個のバンク11〜14に対して外部から所定の命令実行サイクル毎に命令コードが共通に入力し、各バンク内に次回の命令実行サイクルの命令がどのバンク内でデコードするかを指定するための選択情報を命令実行サイクル毎に出力するPLA領域と、PLA領域から出力した選択情報に基づいて次回の命令実行サイクルの命令コードをデコードするためのバンクを選択し、次回の命令実行サイクルでは、選択されたバンクのみに対して命令コード入力の取り込み動作とディスチャージ動作を行わせ、他のバンクの動作を停止させるように制御する制御回路とを具備することを特徴とする。
請求項1:
それぞれマイクロコードをデコードするためのディスチャージ型論理回路のアレイを有する複数個のバンクに対して外部から所定の命令実行サイクル毎に命令コードが共通に入力し、各バンク内に次回の命令実行サイクルの命令がどのバンク内でデコードするかを指定するためのバンク選択情報を持ち、このバンク選択情報を命令実行サイクル毎に出力するプログラマブルロジックアレイ領域と、このプログラマブルロジックアレイ領域から出力したバンク選択情報に基づいて次回の命令実行サイクルの命令コードをデコードするためのバンクを選択し、次回の命令実行サイクルでは、選択されたバンクのみに対して命令コード入力の取り込み動作と前記ディスチャージ型論理回路のディスチャージ動作を行わせ、他のバンクの動作を停止させるように制御する制御回路とを具備することを特徴とするプログラマブルロジックアレイ。
IPC (3件):
H03K 19/177 ,  G06F 9/22 310 ,  H01L 21/82
引用特許:
審査官引用 (1件)
  • 特開平1-260924

前のページに戻る