特許

J-GLOBAL ID：200903000392653185

ICテスタ

発明者： 丹羽 宏昌
出願人/特許権者： 日立電子エンジニアリング株式会社
代理人 (1件)： 梶山 佶是 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-285979
公開番号（公開出願番号）：特開平8-122410
出願日： 1994年10月26日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】 基準ストローブを較正するための遅延時間の設定が短時間で調整できるICテスタを提供することにある。【構成】この発明は、基準波形を複数の各コンパレータに加えてその判定タイミングを示す各コンパレータに割当てられた判定ストローブを所定の周期で可変遅延回路が自己の出力パルスのカウント値に応じて順次遅延させながら各判定ストローブのタイミングで“H”、“L”の判定結果を連続的に得て、この判定結果の連続から“H”,“L”の変化点を検出し、この変化点に一致するように各判定ストローブの遅延時間を調整する。

請求項（抜粋）：

カウンタを有し、自己の出力パルスを前記カウンタでカウントし、ストローブパルスを受け、前記カウンタのカウント値に応じた遅延時間を前記ストローブパルスに与えて出力する複数の可変遅延回路と、カウンタを有し、自己の出力パルスを前記カウンタでカウントし、ストローブパルスを受け、前記カウンタのカウント値に応じた遅延時間を前記ストローブパルスに与えて出力する複数の可変遅延回路と、HIGHレベルからLOWレベルあるいは逆の状態に変化する基準波形を前記ストローブパルスに同期して発生する基準波形発生回路と、前記複数の可変遅延回路のそれぞれに対応して設けられそれぞれが前記基準波形と対応する前記可変遅延回路を経たストローブパルスとを受け、このストローブパルスを受けたタイミングで前記基準波形がHIGHレベルあるいはLOWレベルのいずれかの状態にあるかを判定する複数のコンパレータと、この複数のコンパレータのそれぞれに対応して設けられそれぞれが対応する前記コンパレータから判定結果を受け、この判定結果が変わったことを検出してこの検出に応じて前記判定結果を受けた前記コンパレータに対応する前記ストローブパルスに遅延時間を与える前記カウンタのカウント値を停止させる複数の判定結果変化点検出回路とを備え、前記ストローブパルスを所定の周期で発生させるICテスタ。