特許

J-GLOBAL ID：200903000416321910

シリアル通信におけるエラー処理方法

発明者： 牧 健一 ,  西依 洋一
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-321009
公開番号（公開出願番号）：特開平6-168147
出願日： 1992年11月30日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】 適切なタイミングにてフェイル動作を実行することができるシリアル通信におけるエラー処理方法を提供することにある。【構成】 目標開度演算CPU5とサブスロットル駆動CPU6とは8ビット通信ライン7にて接続されている。この通信ライン7を用いたシリアル通信には、通信エラーとして、フレーシングエラー、オーバーランエラー、ノイズフラグ及びパリティエラーがあり、ノイズフラグ以外はすべて重要なものと考える。そして、予めシリアル通信におけるエラーの重要度に応じて重み付けをしておく。シリアル通信におけるエラーを検出したときにそのエラーの重み付け分だけフェイル動作実行カウンタのカウント値をカウントアップしつつカウントアップ動作を行い、かつ、所定期間エラーが検出されないとカウント値をカウントダウンし、当該カウント値が所定値(=「13」)に達するとフェイル動作を実行する。

請求項（抜粋）：

予めシリアル通信におけるエラーの重要度に応じて重み付けをしておき、シリアル通信におけるエラーを検出したときにそのエラーの重み付け分だけカウント値をカウントアップしつつカウントアップ動作を行い、かつ、所定期間エラーが検出されないとカウント値をカウントダウンし、当該カウント値が所定値に達するとフェイル動作を実行するようにしたことを特徴とするシリアル通信におけるエラー処理方法。

IPC (4件)：

G06F 11/00 350 ,  F02D 45/00 370 ,  G06F 11/34 ,  G06F 13/00 301

引用特許：

審査官引用 (3件)

• 特開平3-172042
  
• 特開平2-210597
  
• 特開平4-054099