特許

J-GLOBAL ID：200903000442789822

半導体装置の製造方法

発明者： 田中 宏幸
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-353778
公開番号（公開出願番号）：特開2004-186557
出願日： 2002年12月05日
公開日（公表日）： 2004年07月02日
要約：

【目的】微細化されたトレンチ素子分離の分離特性を向上させる【構成】シリコン基板にエッチング形成した素子分離領域のトレンチに、トレンチ底部のコーナー部のみが露出するようにトレンチ内部に不均一な膜厚のシリコン酸化膜を堆積する。トレンチ内部のシリコン基板の露出しているトレンチコーナー部よりシリコン基板を選択的にエッチングし、トレンチの体積を増加させたものである。【選択図】 図3

請求項（抜粋）：

シリコン基板に溝を形成する工程と、 前記溝底部の角部のみが露出するように前記溝内部に絶縁膜を形成する工程と、 前記角部よりシリコン基板を選択的にエッチングする工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L21/76 ,  H01L21/762 ,  H01L27/12 ,  H01L29/786

FI (4件)：

H01L21/76 L ,  H01L27/12 F ,  H01L21/76 D ,  H01L29/78 621

Fターム (32件)：

5F032AA08 ,  5F032AA33 ,  5F032AA44 ,  5F032AA45 ,  5F032AA77 ,  5F032BA01 ,  5F032BA05 ,  5F032CA17 ,  5F032DA02 ,  5F032DA04 ,  5F032DA07 ,  5F032DA23 ,  5F032DA24 ,  5F032DA26 ,  5F032DA33 ,  5F032DA53 ,  5F110AA01 ,  5F110AA04 ,  5F110AA09 ,  5F110AA11 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD21 ,  5F110DD25 ,  5F110GG02 ,  5F110GG12 ,  5F110GG22 ,  5F110NN02 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ05

引用特許：

審査官引用 (1件)

• 特開昭61-094337