特許

J-GLOBAL ID：200903000457246329

半導体装置の製造方法

発明者： 高木 教光
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-060173
公開番号（公開出願番号）：特開平6-013312
出願日： 1992年03月17日
公開日（公表日）： 1994年01月21日
要約：

【要約】 (修正有)【目的】本発明は、シリコン基板にGaAs膜をヘテロエピタキシャル成長する半導体装置の製造方法に関し、シリコン基板上に平坦度及び結晶性の良いGaAs膜を形成することができる半導体装置の製造方法の提供を目的とする。【構成】(100)面から〔011〕方向、又は〔010〕方向へ1°〜4°傾斜させた成長面を有するシリコン基板上に、GaAs膜を成長する半導体装置の製造方法において、ウエットエッチングにより前記シリコン基板の〔011〕方向に沿って帯状の溝25aを形成した場合に前記溝の底部の幅が上部の幅よりも狭くなるような結晶構造を有し、かつウエットエッチングにより前記シリコン基板の〔01(-1)〕方向に沿って帯状の溝25bを形成した場合に前記溝の底部の幅が上部の幅よりも広くなるような結晶構造を有するGaAs膜を前記シリコン基板の成長面に成長することを含み構成する。

請求項（抜粋）：

(100)面から〔011〕方向、又は〔010〕方向へ1°〜4°傾斜させた成長面を有するシリコン基板上に、GaAs膜を成長する半導体装置の製造方法において、ウエットエッチングにより前記シリコン基板の〔011〕方向に沿って帯状の溝を形成した場合に前記溝の底部の幅が上部の幅よりも狭くなるような結晶構造を有し、かつウエットエッチングにより前記シリコン基板の〔01(-1)〕方向に沿って帯状の溝を形成した場合に前記溝の底部の幅が上部の幅よりも広くなるような結晶構造を有するGaAs膜を前記シリコン基板の成長面に成長することを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/20 ,  C23C 14/26 ,  C30B 25/02 ,  C30B 25/18 ,  H01L 21/203 ,  H01L 21/306 ,  H01L 29/205