システム仕様記述に基づいて設計されるシステムでのデータ通信方法、割込コントローラ合成方法及びインターフェイス回路合成方法

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：小森久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-079278
公開番号（公開出願番号）：特開平11-282888
出願日： 1998年03月26日
公開日（公表日）： 1999年10月15日
要約：

【要約】【課題】ソフトウエア部分とハードウエア部分に無関係プロセス間の通信方式を統一することで、シミュレーションと評価を行うときの処理の複雑さを解消し、処理時間を短縮する。【解決手段】実行単位のプロセスの集まりとして書かれたシステム仕様記述に基づいて、全プロセスをハードウエアとソフトウエアに分割して設計されるシステムにおいて、任意のプロセス間での通信が下記のように行われる。(1)プロセスAは、通信データを特定メモリに書き込み、続いて制御フラグデータを通信レジスタに書き込む。(2)プロセスBは、CPUからの割り込みにより制御端子を通じて通信レジスタを監視し、制御フラグデータの書き込みイベントを検知すると、特定メモリの通信データを確認しまたは該特定メモリに通信データを書き込み、続いて制御フラグデータを制御線に書き込む。(3)プロセスAは、上記制御フラグデータを監視し、制御フラグデータの書き込みイベントを検知すると、データ通信が終了したことを検知する。

請求項（抜粋）：

システムの仕様を実行単位のプロセスの集まりで記述したシステム仕様記述を作成し、このシステム仕様記述に基づいて、全プロセスをハードウエアとソフトウエアに分割して設計されるシステムにおいて、任意のプロセス間での通信が下記のように行われることを特徴とする、システム仕様記述に基づいて設計されるシステムでのデータ通信方法。(1)一方のハードウエアプロセス又はソフトウエアプロセスは、通信データをデータ端子を通じて第1の記憶オブジェクトに書き込む。この場合、一方のハードウエアプロセスまたはソフトウエアプロセスがデータ転送を要求する場合には予め取り決められた要求コードを通信データとして第1の記憶オブジェクトに書き込んでも良いし、またはこの書き込み手順自体を省略してもよい。(2)一方のハードウエアプロセスまたはソフトウエアプロセスは、続いて制御フラグデータを制御端子を通じて第2の記憶オブジェクトに書き込み、これにより通信データが転送されたことまたは通信データの転送要求を他方のハードウエアプロセスまたはソフトウエアプロセスに対して通知する。(3)他方のハードウエアプロセスまたはソフトウエアプロセスは、制御端子を通じて第2の記憶オブジェクトを監視し、制御フラグデータの書き込みイベントを検知する。(4)他方のハードウエアプロセスまたはソフトウエアプロセスは、制御フラグデータの書き込みイベントにより、データ端子を通じて第1の記憶オブジェクトの通信データを確認しまたは該記憶オブジェクトに通信データを書き込み、続いて制御フラグデータを制御端子を通じて第3の記憶オブジェクトに書き込み、これにより一方のハードウエアプロセスまたはソフトウエアプロセスに対して通信データの転送が終了したことを通知する。(5)一方のハードウエアプロセスまたはソフトウエアプロセスは、制御端子を通じて第3の記憶オブジェクトを監視し、制御フラグデータの書き込みイベントを検知する。(6)一方のハードウエアプロセスまたはソフトウエアプロセスは、制御フラグデータの書き込みイベントにより、データ通信が終了したことを検知する。

FI (4件)：

G06F 15/60 654 M , G06F 15/60 656 B , G06F 15/60 664 K , G06F 15/60 664 A

前のページに戻る