特許
J-GLOBAL ID:200903000464011779
半導体パッケージ
発明者:
,
出願人/特許権者:
代理人 (1件):
小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平9-138180
公開番号(公開出願番号):特開平10-335511
出願日: 1997年05月28日
公開日(公表日): 1998年12月18日
要約:
【要約】【課題】高周波特性と接続信頼性の両面に優れた半導体パッケージを提供する【解決手段】半導体素子を搭載できる配線基板(10)と、配線基板(10)を取り囲むケース(20)と、高周波端子(30)とを備えた半導体パッケージにおいて、配線基板(10)の側面に形成された側面導体層を配線基板の表面まで延設してなる延設導体層(43)が形成されており、延設導体層(43)は半田(51)によりケース(20)の枠部(20a)と電気的かつ機械的に接続されている。これにより、半田(51)の表面積を従来に比べて広くできるので、表面における歪みが緩和され、半田接合部の信頼性が増す。その結果、グランド電流の経路の電気的な乱れが小さくなり、グランド電流に生じるノイズを低減することができる。
請求項(抜粋):
半導体素子を搭載できる配線基板と、前記配線基板を取り囲む枠部および基台からなるケースと、前記枠部を貫通するように設けられた導電体からなる高周波端子とを備え、前記配線基板の配線導体と前記高周波端子とが電気的に接続されており、前記配線基板の側面に形成された側面導体層と前記枠部とを電気的に接続する半導体パッケージにおいて、前記側面導体層は、前記配線基板の表面まで延設された延設導体層を有しており、前記延設導体層は前記枠部と電気的かつ機械的に接続されていることを特徴とする半導体パッケージ。
前のページに戻る