薄膜半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-258401
公開番号（公開出願番号）：特開平6-112222
出願日： 1992年09月28日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】簡単な工程でオフセットゲート構造およびLDD構造を作成し、薄膜トランジスタのオフリーク電流を低減することを目的とする。【構成】ゲート電極を多結晶シリコンで形成し、ソース、およびドレイン領域を形成する前にゲート電極を酸化させてこれを細らせ、オフセット領域を形成する。【効果】フォト工程の増加なしでオフォセットゲート構造、およびLDD構造の薄膜トランジスタを作成できる。従って、低コストおよび高歩留まりでオフリーク電流の低減が実現された。さらに、ゲート電極の低抵抗化が実現された。

請求項（抜粋）：

ソース領域、ドレイン領域、チャネル領域、ゲート絶縁膜および多結晶シリコン薄膜により形成されたゲート電極を有するプレーナー型薄膜半導体装置において、該ゲート電極は熱酸化膜に覆われ、さらにゲート酸化膜の下のソース領域端部およびドレイン領域端部が前記ゲート電極とオーバーラップしないことを特徴とする薄膜半導体装置。

IPC (3件)：

H01L 21/336 , H01L 29/784 , H01L 21/265

FI (3件)：

H01L 29/78 311 P , H01L 21/265 L , H01L 29/78 311 G

引用特許：

審査官引用 (6件)

特開平3-165575
特開平4-249075
特開平3-238711

全件表示

前のページに戻る