特許

J-GLOBAL ID：200903000474529245

半導体装置の製造方法

発明者： 大平 請一郎 ,  唐川 勝行 ,  和泉 宇俊 ,  土岐 雅彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-314038
公開番号（公開出願番号）：特開平10-154712
出願日： 1996年11月25日
公開日（公表日）： 1998年06月09日
要約：

【要約】【課題】 多層配線を有する半導体装置に適した半導体装置の製造方法に関し、デポジション残渣による短絡等を防止し、かつ十分な平坦化機能を有する層間絶縁膜を形成することのできる半導体装置の製造方法を提供することである。【解決手段】 半導体基板上に配線層を形成する工程と、レジストパターンマスクとして前記配線層をドライエッチングしてパターニングした配線を形成する工程と、前記パターニングした配線をアミンを含有する液に浸し、ドライエッチング時のデポジション残渣を除去する工程と、前記アミンを含有する液に浸した配線を、さらにアミンを含まず、デポジション残渣を除去できる流体中で処理する工程と、処理後の配線上にコンフォーマルな絶縁層を形成する工程と、前記コンフォーマルな絶縁層上にCVDにより平坦化機能を有する絶縁層を形成する工程とを有する。

請求項（抜粋）：

半導体基板上に配線層を形成する工程と、レジストパターンマスクとして前記配線層をドライエッチングしてパターニングした配線を形成する工程と、前記パターニングした配線をアミンを含有する液に浸し、ドライエッチング時のデポジション残渣を除去する工程と、前記アミンを含有する液に浸した配線を、さらにアミンを含まず、デポジション残渣を除去できる流体中で処理する工程と、処理後の配線上にコンフォーマルな絶縁層を形成する工程と、前記コンフォーマルな絶縁層上にCVDにより平坦化機能を有する絶縁層を形成する工程とを有する半導体装置の製造方法。

IPC (4件)：

H01L 21/3213 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 21/768

FI (4件)：

H01L 21/88 C ,  H01L 21/28 E ,  H01L 21/302 J ,  H01L 21/90 B