特許

J-GLOBAL ID：200903000523669368

半導体装置の製造方法

発明者： 田口 充
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-133532
公開番号（公開出願番号）：特開2000-323571
出願日： 1999年05月14日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】 スパッタエッチングにより接続孔底部の下層銅配線表面の自然酸化膜を除去することはできるが、その表面がスパッタされ、スパッタされた銅が接続孔側壁に付着し、付着した銅が層間絶縁膜中を移動することで引き起こされていた配線間リーク等の問題を解決することにある。【解決手段】 層間絶縁膜15に溝20および接続孔21からなる凹部22を形成する工程と、凹部22の内面に第1のバリアメタル層31を形成する工程と、凹部22の底部の第1のバリアメタル層31を選択的に除去して凹部22の底部を露出させる工程と、凹部22の底部に対してスパッタエッチングを行う工程と、凹部22の内面に第1のバリアメタル層31を介して第2のバリアメタル層32を形成する工程とを備えている製造方法である。

請求項（抜粋）：

層間絶縁膜に凹部を形成する工程と、前記凹部の内面に第1のバリアメタル層を形成する工程と、前記凹部の底部の前記第1のバリアメタル層を選択的に除去して前記凹部の底部を露出させる工程と、前記凹部の底部に対してスパッタエッチングを行う工程と、前記凹部の内面に前記第1のバリアメタル層を介して第2のバリアメタル層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205

FI (3件)：

H01L 21/90 A ,  H01L 21/28 301 R ,  H01L 21/88 M

Fターム (74件)：

4M104AA01 ,  4M104BB04 ,  4M104BB17 ,  4M104BB18 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104BB36 ,  4M104CC01 ,  4M104DD04 ,  4M104DD07 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD23 ,  4M104DD37 ,  4M104DD43 ,  4M104DD52 ,  4M104DD53 ,  4M104DD64 ,  4M104DD75 ,  4M104FF16 ,  4M104FF18 ,  4M104FF22 ,  4M104HH20 ,  5F033HH11 ,  5F033HH12 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ28 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK11 ,  5F033MM02 ,  5F033MM10 ,  5F033MM12 ,  5F033MM13 ,  5F033NN05 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ86 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR04 ,  5F033RR06 ,  5F033SS15 ,  5F033TT07 ,  5F033XX01 ,  5F033XX28 ,  5F033XX31