特許

J-GLOBAL ID：200903000527788043

論理ゲート

発明者： 柴田 信太郎 ,  森村 浩季
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願平6-329823
公開番号（公開出願番号）：特開平8-162945
出願日： 1994年12月06日
公開日（公表日）： 1996年06月21日
要約：

【要約】【目的】 寄生容量の減少により高速化を図ると共に、動作時の貫通電流低減により低消費電力化を図る。【構成】 K個の低閾値電圧のPMOSトランジスタQp ′〈k〉を電源Vccと出力節点OUTとの間に並列接続し、K個の高閾値電圧のNMOSトランジスタQn ′〈k〉を出力節点OUTと接地との間に直列接続し、ドレインが出力節点OUTに共通接続されるPMOSトランジスタとNMOSトランジスタンのゲートを入力端子に共通接続してK入力NANDゲートを構成した。

請求項（抜粋）：

ゲートが共に同一の入力節点に接続された第1の導電形の低閾値電圧のMOSトランジスタと第2の導電形の高閾値電圧のMOSトランジスタの組を少なくとも1組有し、上記第1の導電形のMOSトランジスタ群のソース、ドレインを第1の電源と出力節点との間に並列接続し、上記第2の導電形のMOSトランジスタ群のソース、ドレインを第2の電源と上記出力節点との間に直列接続してなることを特徴とする論理ゲート。