特許

J-GLOBAL ID：200903000542707785

半導体装置及びその製造方法

発明者： 金村 龍一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-187601
公開番号（公開出願番号）：特開平10-032247
出願日： 1996年07月17日
公開日（公表日）： 1998年02月03日
要約：

【要約】【課題】回路面積を拡大することなく、オーミックで高歩留まりの多層配線を形成し、高集積で微細な配線形成可能な半導体装置及びその製造方法を提供する。【解決手段】配線層36を接続すべき被接続層11と、その被接続層11の上を覆う層間絶縁膜22と、層間絶縁膜22を貫通して被接続層11に達し、底部の面積より開口部の面積の方が大きいテーパー状の接続孔40と、接続孔40の内周壁を覆う絶縁性サイドウオール24と、接続孔40を埋めている埋込導体34と、層間絶縁膜22上に配線されている配線層36とを有し、被接続層11が埋込導体34を介して配線層36と電気的に接続された構造の半導体装置とする。

請求項（抜粋）：

配線層を接続すべき被接続層と、その被接続層の上を覆う層間絶縁膜と、該層間絶縁膜を貫通して該被接続層に達し、底部の面積より開口部の面積の方が大きい接続孔と、該接続孔の内周壁を覆う絶縁性サイドウオールと、該接続孔を埋めている埋込導体と、該層間絶縁膜上に配線されている配線層とを有し、上記被接続層が上記埋込導体を介して上記配線層と電気的に接続された構造を有することを特徴とする半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 21/28 301

FI (2件)：

H01L 21/90 D ,  H01L 21/28 301 T