特許
J-GLOBAL ID：200903000548340840
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-239116
公開番号（公開出願番号）：特開平8-102655
出願日： 1994年10月03日
公開日（公表日）： 1996年04月16日
要約：
【要約】【目的】半導体メモリ等のバスラインの駆動回路において、信号の伝達の動作スピードを向上させ、かつ、消費電流の低減を図る。【構成】クロック信号がLのときクロックトインバータ5〜8はオフ、トランジスタ18〜23、25、29は全てオンになる。そのためバスライン1〜4は全て短絡され中間電位となる。この中間電位の値が高すぎるときは電位供給回路27がオンとなり電位のレベルを下げ、低すぎると電位供給回路24がオンとなり電位のレベルを上げる。クロック信号がHになるとバスラインの電位が予め中間電位に設定される。【効果】電位の変化前に予め中間電位に設定しておくため、電位の変化量が小さくなり高速動作と、電流値低減が可能。また中間電位の設定にはバスラインに保持されている電荷を利用するため、中間電位の設定に要する電流も小さい。
請求項（抜粋）：
複数の信号ラインと各々前記信号ラインを駆動する複数の駆動回路において、前記信号ラインの信号の変化に先立って印加されるクロック信号により前記信号ラインと前記駆動回路とを切り離す手段と、前記信号ライン間を短絡する手段と、前記信号ラインに電位を供給する手段とを設け、前記クロック信号により前記信号ラインを中間電位に設定する回路を備えたことを特徴とする半導体集積回路。
IPC (2件)：
H03K 19/096
, G11C 11/409
