特許
J-GLOBAL ID:200903000549090562

自己同期型ストリーム暗号システム及びこれを用いたMAC生成方法

発明者:
出願人/特許権者:
代理人 (1件): 遠藤 恭
公報種別:公開公報
出願番号(国際出願番号):特願平11-187699
公開番号(公開出願番号):特開2001-016197
出願日: 1999年07月01日
公開日(公表日): 2001年01月19日
要約:
【要約】【課題】 ある鍵によって生成された暗号文の系列を異なる鍵で復号した場合の系列が、平文の系列と比較した場合、その相互相関が極めて小さくなり、かつ、鍵の設定が容易であるような自己同期型ストリーム暗号システムを提供する。【解決手段】 本発明は、複数段のシフトレジスタ102と、多ビット入力1ビット出力の非線形変換計算部104と、暗号化鍵を格納する暗号化鍵設定部103とを有し、平文を1ビットずつ入力し暗号文を1ビットずつ出力する自己同期型ストリーム暗号の暗号化装置100であって、非線形変換計算部104が、シフトレジスタ102における値と暗号化鍵設定部103の設定値をビット毎に排他的論理和した結果を入力とし、これに対するベント関数の演算結果を出力とするベント関数演算部を備え、前記平文と非線形変換計算部104の出力をビット毎に排他的論理和した結果を、シフトレジスタ102へ順次入力すると共に、出力される暗号文とする。
請求項(抜粋):
同期信号に同期して動作する複数段のシフトレジスタと、多ビット入力1ビット出力の非線形変換計算部と、nビットの暗号化鍵を格納する暗号化鍵設定部とを有し、前記同期信号に同期して、平文を1ビットずつ入力し、暗号文を1ビットずつ出力する自己同期型ストリーム暗号の暗号化装置であって、前記非線形変換計算部が、前記シフトレジスタにおけるレジスタnビットと前記暗号化鍵設定部に設定された暗号化鍵nビットをビット毎に排他的論理和演算した結果を少なくともその入力とし、該入力に対しベント関数による演算を行った結果を出力とするベント関数演算部を備え、前記入力された平文と前記非線形変換計算部の出力をビット毎に排他的論理和演算した結果を、前記シフトレジスタへ順次入力すると共に、前記出力される暗号文としたことを特徴とする自己同期型ストリーム暗号の暗号化装置。
IPC (3件):
H04L 9/26 ,  G09C 1/00 610 ,  G09C 1/00 640
FI (3件):
H04L 9/00 659 ,  G09C 1/00 610 D ,  G09C 1/00 640 D
Fターム (8件):
5J104AA01 ,  5J104AA08 ,  5J104JA06 ,  5J104LA02 ,  5J104NA02 ,  5J104NA08 ,  5J104NA23 ,  5J104NA37

前のページに戻る