特許

J-GLOBAL ID：200903000550089454

半導体装置およびその製造方法

発明者： 布藤 渉
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-138680
公開番号（公開出願番号）：特開2000-332217
出願日： 1999年05月19日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 微細化されたコンタクトホールを有する半導体装置を、歩留まり良く製造する。【解決手段】 ゲート電極を、エッチングストッパ膜を介在させずに層間絶縁膜により覆い、前記層間絶縁膜上にエッチングストッパ膜を形成し、前記エッチングストッパ膜上に開口部を形成する。さらに前記開口部から、微細化されたコンタクトホールを、前記エッチングストッパ膜を貫通し、前記層間絶縁膜中に延在するように形成する。

請求項（抜粋）：

基板と、前記基板上に形成された第1および第2のゲート電極と、前記基板上に、前記第1および第2のゲート電極を覆うように形成された層間絶縁膜と、前記層間絶縁膜表面上に、前記層間絶縁膜のうち、少なくとも前記第1および第2のゲート電極の間に位置する中間部分を連続して覆うように形成された、前記層間絶縁膜に比べてエッチングされにくい材質からなるエッチングストッパ膜とを備え、前記層間絶縁膜中には、前記中間部分において、前記基板主面に対して実質的に垂直な方向に延在する、前記層間絶縁膜に対してエッチングストッパとなりうる組成の膜を欠いていることを特徴とする半導体装置。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 ,  H01L 21/3213 ,  H01L 21/8234 ,  H01L 27/088

FI (6件)：

H01L 27/10 681 B ,  H01L 21/28 F ,  H01L 21/88 D ,  H01L 27/08 102 D ,  H01L 27/10 621 C ,  H01L 27/10 681 F

Fターム (68件)：

4M104AA01 ,  4M104BB01 ,  4M104BB24 ,  4M104CC01 ,  4M104CC05 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD19 ,  4M104EE12 ,  4M104EE15 ,  4M104EE17 ,  4M104FF21 ,  4M104GG14 ,  4M104GG16 ,  5F033HH04 ,  5F033JJ04 ,  5F033JJ19 ,  5F033KK01 ,  5F033NN02 ,  5F033NN08 ,  5F033NN31 ,  5F033NN38 ,  5F033NN39 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ16 ,  5F033QQ18 ,  5F033QQ25 ,  5F033QQ30 ,  5F033QQ39 ,  5F033QQ47 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR15 ,  5F033VV16 ,  5F048AB01 ,  5F048AC10 ,  5F048BA01 ,  5F048BF03 ,  5F048BF06 ,  5F048BF07 ,  5F048BG11 ,  5F048DA27 ,  5F083AD24 ,  5F083JA56 ,  5F083MA04 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083MA20 ,  5F083PR03 ,  5F083PR06 ,  5F083PR09 ,  5F083PR38 ,  5F083PR40 ,  5F083PR42 ,  5F083PR43 ,  5F083PR44 ,  5F083PR48 ,  5F083PR52 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083ZA05 ,  5F083ZA06