特許

J-GLOBAL ID：200903000552020222

マッチトフィルタ

発明者： 吉岡 重之 ,  井上 武志 ,  松山 幸二 ,  清水 昌彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-339625
公開番号（公開出願番号）：特開平10-178334
出願日： 1996年12月19日
公開日（公表日）： 1998年06月30日
要約：

【要約】【課題】 マッチトフィルタに関し、少ない回路構成又は処理で高精度な同期捕捉の得られることを課題とする。【解決手段】 n個の拡散符号系列で拡散した信号系列を前記拡散符号系列と同一の逆拡散符号系列で逆拡散する通信システムにおける前記逆拡散同期を得るためのマッチトフィルタにおいて、チップ周期の1/m周期でオーバサンプルされた少なくともn×m個分の信号系列を遅延する第1の遅延手段と、前記第1の遅延手段におけるm個置きのn個の遅延信号系列とn個の逆拡散符号系列との積和を求める積和演算手段と、前記積和演算手段の出力のM(M≦m)個分の積和系列を遅延する第2の遅延手段と、前記第2の遅延手段におけるM個の遅延積和系列の和を求める加算演算手段とを備える。

請求項（抜粋）：

n個の拡散符号系列で拡散した信号系列を前記拡散符号系列と同一の逆拡散符号系列で逆拡散する通信システムにおける前記逆拡散同期を得るためのマッチトフィルタにおいて、チップ周期の1/m周期でオーバサンプルされた少なくともn×m個分の信号系列を遅延する第1の遅延手段と、前記第1の遅延手段におけるm個置きのn個の遅延信号系列とn個の逆拡散符号系列との積和を求める積和演算手段と、前記積和演算手段の出力のM(M≦m)個分の積和系列を遅延する第2の遅延手段と、前記第2の遅延手段におけるM個の遅延積和系列の和を求める加算演算手段とを備えることを特徴とするマッチトフィルタ。

IPC (2件)：

H03H 17/02 601 ,  H04B 1/707

FI (2件)：

H03H 17/02 601 Z ,  H04J 13/00 D