特許

J-GLOBAL ID：200903000553625772

メモリのアドレス発生回路

発明者： 江口 勝博 ,  川井 修 ,  藤後 努 ,  松田 喜一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 茂泉 修司
公報種別：公開公報
出願番号（国際出願番号）：特願平4-051825
公開番号（公開出願番号）：特開平5-257458
出願日： 1992年03月10日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】 LSI化された動き補償予測符号化装置等において画像データをフレームメモリに書き込んだり、或いは画像データが蓄えられている複数のフレームメモリからデータを読み出して、動き補償フレーム間符号化や動き補償フレーム補間符号化を行うときのアドレス発生回路に関し、画面イメージに対して様々な容量のメモリが接続されることを想定してアドレスを可変に出力できる機能を有するメモリのアドレス発生回路を実現することを目的とする。【構成】 論理アドレス発生部で発生された画面イメージのH方向及びV方向の論理アドレスを、画面イメージのH/V方向のサイズを用いて、アドレス変換部により実際のメモリの物理アドレスへ変換するように構成する。

請求項（抜粋）：

画面イメージのH方向及びV方向の論理アドレスを発生する論理アドレス発生部(1) と、両論理アドレスと該画面イメージのH方向のサイズを用いて、該論理アドレスから、(V方向の論理アドレス)×(該画面イメージのH方向のサイズ)+(H方向の論理アドレス)で表される実際のメモリ(3) の物理アドレスへ変換するアドレス変換部(2) と、を備えたことを特徴とするメモリのアドレス発生回路。

IPC (3件)：

G09G 5/36 ,  G06F 12/02 580 ,  G11C 11/401