特許

J-GLOBAL ID：200903000592680225

成膜方法およびそれを用いた半導体集積回路装置の製造方法

発明者： 梶田 美香 ,  吉田 正義 ,  加藤 久幸 ,  鈴木 範夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-098268
公開番号（公開出願番号）：特開平7-307308
出願日： 1994年05月12日
公開日（公表日）： 1995年11月21日
要約：

【要約】【目的】 多結晶シリコン膜やシリサイド膜の膜ストレスを低減し、膜ハガレや下地へのダメージを防止する。【構成】 半導体基板1上に多結晶シリコン膜4を堆積する際、多結晶シリコン膜(4a)を薄く堆積した後、熱処理を行い、さらに多結晶シリコン膜(4b)を薄く堆積した後、熱処理を行うというように、多結晶シリコン膜4の堆積を複数回に分け、薄い多結晶シリコン膜(4a〜4d)を堆積するごとに熱処理を行うことで結晶化時のグレインの成長を抑制する。

請求項（抜粋）：

堆積後の熱処理によって結晶化する薄膜を基板上に堆積する際、膜の堆積と熱処理とを交互に複数回繰り返しながら所望の膜厚を得ることを特徴とする成膜方法。

IPC (5件)：

H01L 21/28 301 ,  C23C 16/44 ,  H01L 21/205 ,  H01L 21/3205 ,  H01L 29/78

FI (3件)：

H01L 21/88 P ,  H01L 21/88 Q ,  H01L 29/78 301 G

引用特許：

審査官引用 (2件)

• 特開平4-150017
  
• 半導体素子のゲート電極の形成方法
  公報種別：公開公報   出願番号：特願平6-281936   出願人：現代電子産業株式会社