特許
J-GLOBAL ID：200903000601947400
順序回路及び液晶表示装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-124516
公開番号（公開出願番号）：特開2000-315067
出願日： 1999年04月30日
公開日（公表日）： 2000年11月14日
要約：
【要約】【課題】 クロック信号の高周波化やシフトレジスタを構成するトランジスタの性能に対する要求を厳しくすることなく高速に動作する順序回路、並びにこのような順序回路を用いた高精細な液晶表示装置を提供する。【解決手段】 複数段のシフトレジスタSR(1、1)、SR(1,2)、...、シフトレジスタSR(2、1)、SR(2,2)、...、から成るシフトレジスタ群が複数系統設けられており、位相が異なるクロック信号CLK1、CLK2に基づいてそれぞれ順序回路開始信号を後段へ順次転送していく。そして、NOR演算回路NR等を用いて、各々の系統に含まれるシフトレジスタSRのうち、同一段において最も出力の位相が近いもの同士のシフトレジスタの出力の位相差に対応したパルスを順序回路出力信号として取り出す。これにより、クロック信号の周波数は順序回路を構成するトランジスタに対する要求を厳しくすることなく、見掛け上周波数が高いの出力を取り出すことができる。
請求項（抜粋）：
複数段のシフトレジスタが直列に接続されたシフトレジスタ群が複数系統設けられ、各々の前記シフトレジスタ群は周波数が同一で位相が異なるクロック信号に基づいて順序回路開始信号を順次シフトして後段へ転送していくシフトレジスタ部と、各々の前記シフトレジスタのうち、出力の位相が最も近いシフトレジスタ同士の出力の位相差に対応するパルスを順序回路出力信号として出力する演算手段と、を備えたことを特徴とする順序回路。
IPC (6件)：
G09G 3/20 621
, G09G 3/20 623
, G02F 1/133 550
, G09F 9/00 346
, G09F 9/35 305
, G09G 3/36
G09G 3/20 621 F
, G09G 3/20 623 H
, G02F 1/133 550
, G09F 9/00 346 G
, G09F 9/35 305
, G09G 3/36
