特許

J-GLOBAL ID：200903000623132841

半導体装置の製造方法

発明者： 清水 昭博 ,  奥山 幸祐 ,  久保田 勝彦
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (2件)： 高橋 明夫 ,  薄田 利幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-121900
公開番号（公開出願番号）：特開平9-306862
出願日： 1996年05月16日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】MIS型電界効果トランジスタにおける基板内導入不純物の再分布を抑制して、逆短チャネル効果および短チャネル効果を抑制できる半導体装置の製造方法を提供する。【解決手段】高濃度ソース・ドレイン領域形成のためのイオン注入と、950°C以上、分オーダーのアニールを、基板内不純物分布の形成工程前に行うか、あるいは600〜700°C程度の第1段階アニールと、950°C以上で秒オーダーの第2段階アニールを、上記基板内不純物分布の形成工程前に行う。【効果】高濃度ソース・ドレイン領域形成にともなう基板内導入不純物の再分布が抑制され、逆短チャネル効果および短チャネル効果が防止される。

請求項（抜粋）：

第1導電型を有する半導体基板の所定領域に、上記第1導電型とは逆の第2導電型不純物をイオン注入して高濃度イオン注入領域を形成する工程と、温度1,000°C以上1,200°C以下および時間1分以上10分以下である第1のアニールを行なって上記高濃度イオン注入領域を結晶化し、高濃度ソース・ドレイン領域を形成する工程と、上記第1導電型を有する不純物をイオン注入して、上記半導体基板の所定領域に第1導電型不純物ドープ領域を形成する工程と、第2のアニールを行う工程を少なくとも含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/265 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 21/265 A ,  H01L 29/78 301 P