半導体装置およびその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-028828
公開番号（公開出願番号）：特開2005-223109
出願日： 2004年02月05日
公開日（公表日）： 2005年08月18日
要約：

【課題】歪シリコン層における欠陥の発生を抑制しながらパワーMISFETのオン抵抗を低減することができる技術を提供する。【解決手段】歪シリコン層23のドレイン領域上だけにエピタキシャル成長法を使用して歪シリコン層35を形成する。そしてドレイン領域を形成する低濃度n型不純物拡散領域32、オフセット領域38および高濃度n型不純物拡散領域40の大半を、電子の移動度が通常のシリコン層よりも高い歪シリコン層23および歪シリコン層35内に形成する。【選択図】図3

請求項（抜粋）：

(a)第1導電型の半導体基板と、 (b)前記半導体基板上に形成された第1導電型のシリコン-ゲルマニウム層と、 (c)前記シリコン-ゲルマニウム層上に形成された第1シリコン層と、 (d)前記第1シリコン層内のチャネル形成領域上に形成されたゲート絶縁膜と、 (e)前記ゲート絶縁膜上に形成されたゲート電極と、 (f)前記チャネル形成領域を挟んで形成されたソース領域およびドレイン領域とを備えるMISFETを含む半導体装置であって、前記ドレイン領域は、前記第1導電型とは異なる第2導電型のドレイン高濃度領域と、前記ドレイン高濃度領域と前記チャネル形成領域の間に形成され、前記ドレイン高濃度領域よりも不純物濃度が低い第2導電型のドレイン低濃度領域とを有し、前記ドレイン低濃度領域は、前記第1シリコン層上に形成された第2シリコン層をさらに含むことを特徴とする半導体装置。

IPC (1件)：

H01L29/78

FI (2件)：

H01L29/78 301B , H01L29/78 301S

Fターム (53件)：

5F140AA24 , 5F140AA30 , 5F140AC28 , 5F140BA01 , 5F140BA05 , 5F140BA16 , 5F140BC12 , 5F140BD01 , 5F140BD05 , 5F140BD09 , 5F140BE07 , 5F140BE10 , 5F140BF01 , 5F140BF04 , 5F140BG08 , 5F140BG10 , 5F140BG12 , 5F140BG14 , 5F140BG20 , 5F140BG28 , 5F140BG38 , 5F140BG50 , 5F140BG52 , 5F140BG53 , 5F140BH02 , 5F140BH06 , 5F140BH13 , 5F140BH30 , 5F140BH43 , 5F140BH47 , 5F140BH49 , 5F140BJ07 , 5F140BJ11 , 5F140BJ17 , 5F140BJ20 , 5F140BJ27 , 5F140BK02 , 5F140BK11 , 5F140BK13 , 5F140BK18 , 5F140BK21 , 5F140BK29 , 5F140BK30 , 5F140BK39 , 5F140CA02 , 5F140CA03 , 5F140CB04 , 5F140CB08 , 5F140CB10 , 5F140CC03 , 5F140CC12 , 5F140CD01 , 5F140CE07

引用特許：

出願人引用 (2件)

電力増幅用電界効果型半導体装置
公報種別：公開公報出願番号：特願2001-305929 出願人：株式会社日立製作所
半導体装置及び半導体装置の製造方法
公報種別：公開公報出願番号：特願2000-265741 出願人：株式会社日立製作所

前のページに戻る