特許

J-GLOBAL ID：200903000655792320

ディレイテスト向け診断回路の構成方法

発明者： 平野 潤
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-049163
公開番号（公開出願番号）：特開平11-248793
出願日： 1998年03月02日
公開日（公表日）： 1999年09月17日
要約：

【要約】【課題】ディレイ故障を検出するための診断回路の回路量を削減すること。【解決手段】ディレイ故障の推定検出率の計算から、検出率向上に効果のあるスキャン・ラッチのみに、ディレイ故障検出の容易化のためのラッチの使用を限定することにより削減する。

請求項（抜粋）：

論理値0と1との乱数列を内部記憶素子群にスキャン回路によって書き込み、システムクロックを有効にして前記記憶素子群の出力端子に信号遷移を発生させ、前記信号遷移に対する応答をスキャン回路によって読み出してディレイ故障を検出するテスト方法を用いる論理回路の設計において、前記記憶素子群の一部を選択して複数種の相違なる部分群を構成し、各部分群について、テスト実行中にシステムクロックを叩くと出力端子に信号遷移を発生する機能を仮定し、前記仮定に基づいて各信号線の前記システムクロックを叩く前および後それぞれの論理値1または0になる確率から各信号線の信号遷移確率を計算し、前記システムクロックを叩いた後の論理値の確率から前記遷移信号が内部記憶素子まで伝播する確率を計算し、当該信号線に係わるディレイ故障の検出確率を前記信号遷移確率と内部記憶素子まで伝播する確率の積により計算し、各信号線の検出確率から当該被テスト回路全体のディレイ故障の検出確率を求め、前記仮定の下での被テスト回路全体の検出確率が任意の値に近似する部分群を求め、前記部分群の記憶素子についてテスト実行中にシステムクロックを有効にすると出力端子に信号遷移を発生する機能を追加し、診断用回路を構成する方法。