マイクロコンピュータ

発明者：
出願人/特許権者：
代理人 (1件)：古溝聡 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-249321
公開番号（公開出願番号）：特開2000-076079
出願日： 1998年09月03日
公開日（公表日）： 2000年03月14日
要約：

【要約】【課題】割込み発生時に高速に割込み処理に遷移することを可能にする。【解決手段】通常の動作時にALU12が使用する標準レジスタ12の他に、標準レジスタ14に保持されるデータと同じデータを保持するために使用する退避レジスタ16を設け、バス制御回路18によって、通常の動作時に標準レジスタ16のデータを退避レジスタ16に流して、標準レジスタ14に保持されたデータを退避レジスタ16に退避させ、割込みが発生した時に表準レジスタ14から退避レジスタ16へのデータの流れを停止し、割込み処理が終了した時、退避レジスタ16が保持するデータを標準レジスタ14に流して保持させるように、標準レジスタ14と退避レジスタ16との間のデータ流れを制御する。

請求項（抜粋）：

演算器と、通常の動作時に前記演算器が使用する標準レジスタと、前記標準レジスタに保持されるデータと同じデータを保持するための退避レジスタと、通常の動作時に前記標準レジスタのデータを前記退避レジスタに流して、前記標準レジスタに保持されるデータを前記退避レジスタに退避させ、割込みが発生した時に前記表準レジスタから前記退避レジスタへのデータの流れを停止し、割込み処理が終了した時、前記退避レジスタが保持するデータを前記標準レジスタに流して保持させるように、前記標準レジスタと前記退避レジスタとの間のデータ流れを制御する制御回路とを具備したことを特徴とするマイクロコンピュータ。

Fターム (5件)：

5B098BB01 , 5B098BB18 , 5B098DD03 , 5B098DD08 , 5B098GA01

引用特許：

審査官引用 (2件)

拡張中央演算処理装置
公報種別：公開公報出願番号：特願平4-123545 出願人：株式会社リコー
特開昭62-196732

前のページに戻る