特許

J-GLOBAL ID：200903000671057827

データ通信制御回路

発明者： 新垣 辰秀
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-329784
公開番号（公開出願番号）：特開平6-175970
出願日： 1992年12月10日
公開日（公表日）： 1994年06月24日
要約：

【要約】【目的】 あるデバイスに対するDMA転送を行っている最中に、CPUから他のデバイスへのアクセスを可能ならしめる。【構成】 CPUとこのCPUからアクセスできるデバイスであるメモリ3とを接続するためのシステムバスS及びローカルバスLを設け、またこれ等バスSとLとの間の接続/切離しをなすシステムバス伝達部2を設ける。メモリ3に対するDMA転送指令に応答してシステムバス伝達部2を制御することによりバスSとバスLとを切離す。この切離しに応答してDMA制御部6によりメモリ3に対してDMA転送を行う。このDMA転送を行っている最中に、CPUから他のデバイスへアクセスする。

請求項（抜粋）：

CPUと、外部とのデータ通信の制御をなすデータ通信制御部と、このデータ通信制御部と前記CPUとからアクセス自在なメモリとを含む情報処理システムにおけるデータ通信制御回路であって、前記CPUから前記メモリに対するアクセスのためのアクセスバスと、前記データ制御部を介する外部からの前記メモリに対するアクセス要求に応答して、前記アクセスバスと前記CPUとを切離す切離し手段と、この切離し後に前記アクセス要求のためのDMA転送制御を行うDMA制御手段とを含むことを特徴とするデータ通信制御回路。