特許
J-GLOBAL ID：200903000671325481
A/D変換回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-119405
公開番号（公開出願番号）：特開平5-327500
出願日： 1992年05月13日
公開日（公表日）： 1993年12月10日
要約：
【要約】 (修正有)【目的】 ディジタル論理回路とA/D変換回路を含む半導体集積回路におけるディジタル論理回路の測定のための状態設定を改善する。【構成】 アナログ電圧V<SB>i </SB>は、端子51より、上位基準電圧V<SB>p </SB>は端子52より、下位基準電圧V<SB>m </SB>は端子53より入力される。電圧比較回路2,3においては、アナログ電圧V<SB>i </SB>と上位基準電圧V<SB>p </SB>及び下位基準電圧V<SB>m </SB>とのレベルが比較されて、制御信号としてディジタル波形発生回路5およびセレクタ回路6-1〜6-nに入力される。V<SB>m</SB>≦V<SB>i </SB>≦V<SB>p </SB>の時には、A/D変換部1のディジタル変換値が、他方、V<SB>i </SB><V<SB>m </SB>またはV<SB>p </SB><V<SB>i </SB>の時には、ディジタル波形発生回路5より出力されるn個の疑似ディジタル値が、セレクタ回路6-1〜6-nを経由し、端子54-1〜54-nを介して出力される。端子54-1〜54-nは被測定論理回路に接続されている。
請求項（抜粋）：
アナログ入力電圧V<SB>i </SB>、上位基準電圧V<SB>p </SB>および下位基準電圧V<SB>m </SB>の入力に対応して、前記アナログ入力電圧V<SB>i </SB>に応ずるn(正整数)列のディジタル変換値を出力するA/D変換回路において、前記アナログ入力電圧V<SB>i </SB>の入力レベルが、V<SB>m </SB>≦V<SB>i </SB>≦V<SB>p </SB>のレベル関係を満たす状態を正常動作状態として、当該アナログ入力電圧V<SB>i </SB>をn列のディジタル値に変換して出力するA/D変換部と、前記アナログ入力電圧V<SB>i </SB>、上位基準電圧V<SB>p </SB>および下位基準電圧V<SB>m </SB>を入力して、当該アナログ入力電圧V<SB>i </SB>と、両基準電圧V<SB>p </SB>およびV<SB>m </SB>との電圧レベル関係を比較し、前記アナログ入力電圧V<SB>i </SB>のレベルが、前記V<SB>m </SB>≦V<SB>i </SB>≦V<SB>p </SB>のレベル関係を満たす状態において第1の制御信号を出力し、前記アナログ入力電圧V<SB>i </SB>のレベルが、V<SB>i </SB><V<SB>m </SB>またはV<SB>i </SB>>V<SB>p </SB>のレベル関係にある状態において第2の制御信号を出力するディジタル値選択制御部と、前記第1の制御信号を受けて動作を休止し、前記第2の制御信号を受けてn列の疑似ディジタル値を生成して出力するディジタル波形発生部と、前記A/D変換部より出力されるn列のディジタル変換値と、前記ディジタル波形発生回路より出力されるn列の疑似ディジタル値とを入力し、前記第1の制御信号を介して前記n列のディジタル変換値を選択して出力し、前記第2の制御信号を介して前記n列の疑似ディジタル値を選択して出力するディジタル値選択部と、を備えることを特徴とするA/D変換回路。
IPC (3件)：
H03M 1/10
, G01R 31/28
, H03M 1/12
G01R 31/28 V
, G01R 31/28 C
