スタティックランダムアクセスメモリ装置

発明者：
出願人/特許権者：
代理人 (1件)：大塚康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-172141
公開番号（公開出願番号）：特開平10-070200
出願日： 1997年06月27日
公開日（公表日）： 1998年03月10日
要約：

【要約】【課題】集積度の高いSRAMを提供する。【解決手段】単位メモリセルがマトリックス形に配列されたセルアレイ領域を具備したSRAMにおいて、単位メモリセルは、第1NMOS駆動Tr.及び第1NMOS伝送Tr.よりなる第1NMOSインバータと、第2NMOS駆動Tr.及び第2NMOS伝送Tr.よりなる第2NMOSインバータと、第1NMOS駆動Tr.及び第1PMOS負荷素子よりなる第1CMOSインバータと、第2NMOS駆動Tr.及び第2PMOS負荷素子よりなる第2CMOSインバータとを具備し、第1及び第2NMOSインバータと第1及び第2CMOSインバータが各々フリップフロップ形に連結され、半導体基板に形成されたメモリセルアレイ領域に特定のバイアス電圧を印加するためのピックアップ領域がメモリセルアレイ領域内に含まれている。

請求項（抜粋）：

単位メモリセルがマトリックス形に配列されたメモリセルアレイ領域を有するスタティックランダムアクセスメモリ装置において、前記単位メモリセルは、第1NMOS駆動トランジスタ及び第1NMOS伝送トランジスタよりなる第1NMOSインバータと、第2NMOS駆動トランジスタ及び第2NMOS伝送トランジスタよりなる第2NMOSインバータと、前記第1NMOS駆動トランジスタ及び第1PMOS負荷素子よりなる第1CMOSインバータと、前記第2NMOS駆動トランジスタ及び第2PMOS負荷素子よりなる第2CMOSインバータとを具備し、前記第1及び第2NMOSインバータと前記第1及び第2CMOSインバータが各々フリップフロップ形に連結され、半導体基板に形成された前記メモリセルアレイ領域に特定のバイアス電圧を印加するためのピックアップ領域が前記メモリセルアレイ領域内に含まれていることを特徴とするスタティックランダムアクセスメモリ装置。

IPC (4件)：

H01L 21/8244 , H01L 27/11 , H01L 21/8238 , H01L 27/092

FI (2件)：

H01L 27/10 381 , H01L 27/08 321 K

引用特許：

出願人引用 (3件)

特開平4-011769
CMOS型スタティックメモリ
公報種別：公開公報出願番号：特願平5-319494 出願人：日本電気株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平7-266883 出願人：日本鋼管株式会社

審査官引用 (5件)

特開平4-011769
特開平4-011769
特開平4-011769

全件表示

前のページに戻る