特許
J-GLOBAL ID:200903000695677427
半導体記憶装置及びそのデータ読出方法
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平8-164773
公開番号(公開出願番号):特開平10-011976
出願日: 1996年06月25日
公開日(公表日): 1998年01月16日
要約:
【要約】【課題】 データ読出時にリファレンスセルを用いないことから、タイミング設計が容易で、大きなキャパシタの充放電に時間や電力を費やすことがない結果、高速読出しができ低消費電力化が容易な半導体記憶装置を提供する。【解決手段】 強誘電体メモリ4のメモリセルMC1,MC2 自体は、いわゆる1Tr-1Cap方式であり、プレート線PLの電位を変えたときに強誘電体キャパシタFC1,FC2 の分極方向に応じて異なる大きさで現れるビット線BL1,BL2 の電位変化を記憶データとして検出するセンスアンプSAには、これに基準電圧Vref を(例えば、電位変化量の中間値をとる電圧を短い時間だけ)供給する定電圧発生手段10が、選択信号φSE1,φSE2 の印加に応じて何れか一方の入力ノードND1,ND2 をビット線から電気的に切り離し定電圧発生手段側に結線させる入力切換手段12を介して、接続されている。
請求項(抜粋):
一対のビット線に、ゲートがワード線に接続された選択トランジスタとキャパシタとを直列に接続させてメモリセルが構成され、キャパシタに記憶された2値の記憶データを読み出す際、ワード線を選択し記憶データに応じて異なる大きさでビット線の電位を変化させ、そのビット線電位の変化量をセンスアンプで検出する半導体記憶装置であって、前記センスアンプには、当該センスアンプに基準電圧を供給する定電圧発生手段が、選択信号の印加に応じてセンスアンプの何れか一方の入力ノードをビット線から電気的に切り離し定電圧発生手段側に結線させる入力切換手段を介して、接続されている半導体記憶装置。
IPC (8件):
G11C 14/00
, G11C 11/22
, H01L 27/10 451
, H01L 27/108
, H01L 21/8242
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (5件):
G11C 11/34 352 A
, G11C 11/22
, H01L 27/10 451
, H01L 27/10 651
, H01L 29/78 371
前のページに戻る