特許
J-GLOBAL ID：200903000728479774
バスキーパ特徴を有するレシーバ回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-105563
公開番号（公開出願番号）：特開平6-085653
出願日： 1993年05月06日
公開日（公表日）： 1994年03月25日
要約：
【要約】本発明は双方向入力/出力バッファを提供しており、そのレシーバは双方向バスキーパトランジスタを有している。該キーパトランジスタは反対の導電型であり且つそれらのゲートはレシーバインバータの出力へ結合されている。従って、キーパトランジスタは、CMOSラッチ態様においてレシーバの入力において駆動されるデータ状態を補強し、且つ駆動用出力ドライバがトライステート状態となった後にその上の以前のデータ状態を保持する。キーパトランジスタはその他のレシーバトランジスタ及び典型的な出力ドライバよりも著しく弱い駆動特性を有しており、従ってキーパトランジスタは次のデータ状態が異なる場合にはそれにより容易に打ち負かされることが可能なものである。
請求項（抜粋）：
レシーバ回路において、トライステートバスラインへ結合するための入力ノード、出力ノード、前記入力ノードへ結合した入力と前記出力ノードへ結合した出力とを具備するインバータ、前記入力ノードと第一バイアス電圧との間に結合された導通経路を具備すると共に制御端子を具備する第一トランジスタ、前記入力ノードと第二バイアス電圧との間に結合された導通経路を具備すると共に制御端子を具備する第二トランジスタ、を有しており、前記第一及び第二トランジスタの制御端子が、前記入力ノードにおける論理レベルが前記第一バイアス電圧に対応することに応答して前記第一トランジスタがオンであり且つ前記第二トランジスタがオフであり且つ前記入力ノードにおける論理レベルが前記第二バイアス電圧に対応することに応答して前記第二トランジスタがオンであり且つ前記第一トランジスタがオフであるような態様で前記インバータの出力へ結合されており、且つ前記第一及び第二トランジスタが前記インバータよりも著しく弱い駆動特性を有していることを特徴とするレシーバ回路。
IPC (4件)：
H03K 19/0175
, G06F 3/00
, H04L 12/40
, H04L 29/10
H03K 19/00 101 M
, H04L 11/00 320
, H04L 13/00 309 Z
