特許
J-GLOBAL ID:200903000734844247
多次元アレイとその製造
発明者:
,
,
出願人/特許権者:
代理人 (3件):
山本 秀策
, 安村 高明
, 森下 夏樹
公報種別:公表公報
出願番号(国際出願番号):特願2002-553759
公開番号(公開出願番号):特表2004-517521
出願日: 2001年12月14日
公開日(公表日): 2004年06月10日
要約:
本発明の様々な局面によると、基板アセンブリを提供する工程と、第一の方向に基板アセンブリの長い素子切断を行う工程と、第二の方向に基板アセンブリの短い素子切断を行う工程と、複数の信号線が短い素子切断と位置合わせするように、基板アセンブリ上に複数の信号線(例えばフレックス回路)を配置する工程と、複数の信号線が配置された後に、第二の方向に基板アセンブリに長い素子切断を行う工程とにより、トランスデューサは、製造される。本発明の様々な局面はまた、複数の素子を有する多次元トランスデューサを含む。【選択図】図6b
請求項(抜粋):
基板アセンブリを提供するステップと、
該基板アセンブリにおいてアパーチャ位置切断を第1の方向に行うステップと、
該基板アセンブリにおいて短い素子切断を第2の方向に行うステップと、
複数の信号線が該短い素子切断部に位置合わせされるように、該基板アセンブリ上の該複数の信号線を位置決定するステップと、
該信号線が多素子トランスデューサアセンブリを生成するように位置決定された後、該基板アセンブリにおいて長い素子切断を第2の方向に行うステップと
を含むトランスデューサを製造するための方法。
IPC (4件):
H04R17/00
, A61B8/00
, H02N2/00
, H04R31/00
FI (5件):
H04R17/00 332B
, H04R17/00 330J
, A61B8/00
, H02N2/00 C
, H04R31/00 330
Fターム (38件):
4C601EE01
, 4C601EE09
, 4C601GB06
, 4C601GB07
, 4C601GB08
, 4C601GB19
, 4C601GB20
, 4C601GB26
, 4C601GB28
, 4C601GB30
, 4C601GB32
, 4C601GB41
, 4C601GB43
, 4C601GB44
, 4C601GB45
, 5D019AA26
, 5D019BB19
, 5D019FF04
, 5D019GG01
, 5D019HH01
, 5H680BB02
, 5H680BB13
, 5H680BB20
, 5H680BC00
, 5H680CC04
, 5H680CC06
, 5H680DD12
, 5H680DD23
, 5H680DD28
, 5H680DD37
, 5H680DD65
, 5H680DD82
, 5H680DD95
, 5H680FF02
, 5H680FF08
, 5H680FF11
, 5H680GG18
, 5H680GG19
引用特許:
前のページに戻る