特許

J-GLOBAL ID：200903000746088561

半導体装置の製造方法

発明者： 本田 勇二
出願人/特許権者： 九州日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-198846
公開番号（公開出願番号）：特開平11-045880
出願日： 1997年07月24日
公開日（公表日）： 1999年02月16日
要約：

【要約】【課題】CVD法での薄膜成膜でこの成膜の下地材料依存性をなくし、半導体基板上の面内均一性を向上させる。【解決手段】半導体基板上に化学気相成長法で薄膜を成膜する方法であって、前記成膜過程を2ステップに分けて、同一の反応ガスである成膜の第1ステップと成膜の第2ステップとを有して成る。ここで、前記成膜の第1ステップでは、反応炉に導入する前記反応ガスの流量は前記第2ステップの場合より小さくなるように、また、前記反応炉内での反応ガスの圧力は前記第2ステップの場合より高くなるように設定されている。あるいは、前記成膜の第1ステップでは、前記反応ガスの前記反応炉内でのガス流速が前記第2ステップの場合より小さくなるように設定されている。

請求項（抜粋）：

半導体基板上に化学気相成長法で薄膜を成膜する方法であって、前記成膜過程を2ステップに分けて、同一の反応ガスである成膜の第1ステップと成膜の第2ステップとを有して成ることを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/31 ,  C23C 16/30 ,  C23C 16/44 ,  H01L 21/205 ,  H01L 21/318

FI (5件)：

H01L 21/31 B ,  C23C 16/30 ,  C23C 16/44 D ,  H01L 21/205 ,  H01L 21/318 B

引用特許：

審査官引用 (1件)

• 薄膜トランジスタのための多段階CVD法
  公報種別：公開公報   出願番号：特願平7-020275   出願人：アプライドマテリアルズインコーポレイテッド