特許

J-GLOBAL ID：200903000760449933

誤り訂正機能付き集積回路

発明者： 中川 克彦
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平10-100217
公開番号（公開出願番号）：特開平11-282704
出願日： 1998年03月27日
公開日（公表日）： 1999年10月15日
要約：

【要約】【課題】 集積回路において、内部回路の誤りを判定する判定器を挿入することによる信号の遅延を少なくし、高速に訂正を行い、内部回路の信頼性を向上させる。【解決手段】 同一の機能を有する3つの内部回路を並列に接続し3重化した内部回路と、その内部回路の誤りを検出する判定器を備える。3重化した内部回路を判定器に接続し、その3つの内部回路の出力のうち2つ以上の出力が一致した値を判定器を通して次段へ出力することにより、不良回路を切り離す。この判定器は、PチャネルMOS FETとNチャネルMOS FETを使用し、各内部回路からの出力処理を1段で行う。

請求項（抜粋）：

同一の機能を有する3つの内部回路を並列に接続し3重化した内部回路と、前記3重化した内部回路の誤りを検出する判定器を備え、前記3重化した内部回路の各出力を前記判定器に入力し、前記判定器は、前記3重化した内部回路の出力を判定し、前記出力のうち2つ以上の出力が一致した値を次段に出力することを特徴とする誤り訂正機能付き集積回路。