特許
J-GLOBAL ID:200903000761047472

内部接続の形成方法

発明者:
出願人/特許権者:
代理人 (1件): 小谷 悦司 (外1名)
公報種別:公表公報
出願番号(国際出願番号):特願2001-547678
公開番号(公開出願番号):特表2003-518755
出願日: 2000年12月21日
公開日(公表日): 2003年06月10日
要約:
【要約】第1の導電性又は半導電性層を形成する工程、第1の導電性又は半導電性層の上に少なくとも1つの絶縁層及び少なくとも1つの半導体層の連続体を形成する工程、絶縁層の局所的な領域に、絶縁層と半導体層の連続体を突き抜けて広がる穴を残すために、絶縁層と半導体層の連続体を溶かすように溶媒を部分的に塗布する工程、及び穴の中に導電性材料又は半導電性材料を堆積させる工程を具備する電気的素子の製造方法。
請求項(抜粋):
電子素子を形成する方法であって、 第1の導電層または半導体層を形成し、 第1の導電層または半導体層の上に一連の少なくとも1つの絶縁層及び少なくとも1つの半導体層を形成し、 絶縁層の局所領域に溶媒を局所的に堆積して領域内の一連の絶縁層及び半導体層を溶解し、一連の層を通って伸長するボイドを残し、 ボイドの中に導電材料または半導体材料を堆積する ことを含む方法。
IPC (6件):
H01L 51/00 ,  H01L 21/288 ,  H01L 21/312 ,  H01L 21/336 ,  H01L 21/768 ,  H01L 29/786
FI (10件):
H01L 21/288 Z ,  H01L 21/312 A ,  H01L 29/28 ,  H01L 29/78 616 K ,  H01L 21/90 A ,  H01L 29/78 616 V ,  H01L 29/78 618 A ,  H01L 29/78 618 B ,  H01L 29/78 617 J ,  H01L 29/78 617 M
Fターム (60件):
4M104AA09 ,  4M104AA10 ,  4M104BB36 ,  4M104DD09 ,  4M104DD20 ,  4M104DD22 ,  4M104DD46 ,  4M104DD51 ,  4M104GG09 ,  4M104GG12 ,  4M104GG13 ,  5F033GG00 ,  5F033GG03 ,  5F033HH00 ,  5F033HH07 ,  5F033JJ00 ,  5F033JJ07 ,  5F033KK03 ,  5F033PP26 ,  5F033QQ20 ,  5F033QQ25 ,  5F033QQ37 ,  5F033RR21 ,  5F033RR22 ,  5F033SS21 ,  5F033TT03 ,  5F033VV15 ,  5F033WW03 ,  5F033WW04 ,  5F058AC10 ,  5F058AF04 ,  5F058AH10 ,  5F110AA30 ,  5F110BB01 ,  5F110BB03 ,  5F110BB05 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD12 ,  5F110DD25 ,  5F110EE01 ,  5F110EE41 ,  5F110FF01 ,  5F110FF09 ,  5F110FF21 ,  5F110GG05 ,  5F110GG22 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG41 ,  5F110GG58 ,  5F110HK01 ,  5F110HK31 ,  5F110HK41 ,  5F110HK42 ,  5F110HL01 ,  5F110HL21
引用特許:
審査官引用 (1件)

前のページに戻る