特許

J-GLOBAL ID：200903000764198889

エミュレータ

発明者： 鈴木 達也 ,  恩田 秀夫 ,  内藤 芳郎 ,  青砥 義一
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-263734
公開番号（公開出願番号）：特開平11-102306
出願日： 1997年09月29日
公開日（公表日）： 1999年04月13日
要約：

【要約】 (修正有)【課題】 エミュレーション用マイクロプロセッサのOSによる代行メモリへのタスク情報の書込みの監視機能を高速化する。また、ユーザシステムでのマルチタスク処理におけるタスク単位での実行時間測定を行なう。【解決手段】 エミュレータ制御用マイクロプロセッサ2がシステムバス13を介して所定の条件を設定可能な条件設定レジスタと、エミュレーション対象となるシステムとエミュレーション用マイクロプロセッサ1とを接続するエミュレーションバス11上の信号と上記条件設定レジスタに設定された内容とを比較する比較手段とを設け、上記条件設定レジスタにはエミュレーション用マイクロプロセッサのOSによる特定アドレスへの特定のデータの書込みを設定しておき、上記比較手段が一致を検出したときはエミュレータ制御用マイクロプロセッサに対して割込み信号を入力するようにした。

請求項（抜粋）：

エミュレーション対象とされる機器のマイクロプロセッサの機能を代行もしくはエミュレーション対象となるプログラムを実行するエミュレーション用マイクロプロセッサおよびシステム全体の制御を司る制御用マイクロプロセッサと、該制御用マイクロプロセッサがシステムバスを介して所定の条件を設定可能な条件設定レジスタと、エミュレーション対象となる機器と上記エミュレーション用マイクロプロセッサとを接続するエミュレーションバス上の信号と上記条件設定レジスタに設定された内容とを比較する比較手段とを備え、上記条件設定レジスタにはエミュレーション用マイクロプロセッサのオペレーティングシステムによる特定アドレスへの特定のデータの書込みを条件として設定しておき、上記比較手段が一致を検出したときに上記制御用マイクロプロセッサに対して割込み信号を入力して条件の成立を認知させるようにしたことを特徴とするエミュレータ。

IPC (2件)：

G06F 11/22 340 ,  G06F 11/28 320

FI (2件)：

G06F 11/22 340 A ,  G06F 11/28 320 A