特許

J-GLOBAL ID：200903000764836974

半導体記憶装置

発明者： 松本 淳子 ,  山内 忠昭 ,  岡本 武郎
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-181147
公開番号（公開出願番号）：特開2002-373489
出願日： 2001年06月15日
公開日（公表日）： 2002年12月26日
要約：

【要約】【課題】 データ保持を行なうセルフリフレッシュモード時において消費電流を低減しかつ安定に記憶データを保持する。【解決手段】 モードレジスタ(2)内のレジスタ回路(24)に、セルフリフレッシュモード時において実行されるリフレッシュ態様を特定するデータを格納する。このレジスタ回路(24)に格納されたデータに従ってリフレッシュ周期/領域を決定されて、リフレッシュ制御回路(22)がリフレッシュに必要な制御信号およびリフレッシュアドレスを発生する。

請求項（抜粋）：

複数のメモリセルを有するメモリアレイ、前記メモリアレイのメモリセルの記憶データをリフレッシュするためのリフレッシュ回路、および前記メモリアレイのリフレッシュ周期および領域の少なくとも一方を設定するデータを格納するレジスタ回路を備え、前記レジスタ回路は、外部からのレジスタ設定指示信号に応答して外部からのリフレッシュ指定データを格納し、前記レジスタ回路に格納されたデータに従って、リフレッシュ実行時、前記メモリアレイのリフレッシュするメモリセルを指定するリフレッシュアドレスを生成し、前記リフレッシュ回路へ与えかつ前記リフレッシュ回路を活性化するリフレッシュ実行制御回路を備える、半導体記憶装置。

IPC (2件)：

G11C 11/406 ,  G11C 11/403

FI (3件)：

G11C 11/34 363 J ,  G11C 11/34 363 K ,  G11C 11/34 363 M

Fターム (38件)：

5M024AA04 ,  5M024AA70 ,  5M024BB22 ,  5M024BB28 ,  5M024BB37 ,  5M024BB39 ,  5M024CC40 ,  5M024CC70 ,  5M024CC86 ,  5M024DD33 ,  5M024DD39 ,  5M024DD62 ,  5M024DD73 ,  5M024DD85 ,  5M024DD90 ,  5M024DD92 ,  5M024EE02 ,  5M024EE05 ,  5M024EE09 ,  5M024EE12 ,  5M024EE22 ,  5M024EE24 ,  5M024EE26 ,  5M024EE29 ,  5M024EE30 ,  5M024FF06 ,  5M024FF12 ,  5M024FF20 ,  5M024HH10 ,  5M024JJ20 ,  5M024KK18 ,  5M024LL01 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07 ,  5M024PP08 ,  5M024PP10