特許

J-GLOBAL ID：200903000780477747

半導体装置の製造方法

発明者： 角 博文
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平10-211982
公開番号（公開出願番号）：特開2000-031093
出願日： 1998年07月10日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 界面の滑らかな半導体領域とその上の非絶縁膜とを形成することができて、特性の優れた半導体装置を製造することができる方法を提供する。【解決手段】 拡散層17及び多結晶Si膜14の表面をpHが3以下のフッ酸含有液でエッチングして酸化膜を除去した後、Ti膜を堆積させ、熱処理でTiSi2 膜21を形成する。フッ酸含有液のpHが3以下であるので、ドナーやアクセプタの濃度が高い拡散層17及び多結晶Si膜14に過剰なエッチング処理を施しても、結晶面のエッチングが抑制されて、表面が荒れない。そして、エッチング後にTiSi2 膜21を形成するので、これらの界面が滑らかである。

請求項（抜粋）：

ドナーまたはアクセプタとしての不純物を含む半導体領域の表面をpHが3以下のフッ酸含有液でエッチングする工程と、前記エッチング後の前記半導体領域上に非絶縁膜を形成する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 301 ,  H01L 21/768 ,  H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 21/28 301 T ,  H01L 21/90 C ,  H01L 29/78 301 Y

Fターム (86件)：

4M104AA01 ,  4M104BB01 ,  4M104BB14 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB23 ,  4M104BB24 ,  4M104BB25 ,  4M104BB30 ,  4M104BB36 ,  4M104CC05 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD23 ,  4M104DD26 ,  4M104DD37 ,  4M104DD43 ,  4M104DD52 ,  4M104DD65 ,  4M104DD79 ,  4M104DD84 ,  4M104DD88 ,  4M104EE02 ,  4M104EE09 ,  4M104EE17 ,  4M104FF07 ,  4M104FF13 ,  4M104FF14 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104FF28 ,  4M104GG09 ,  4M104GG10 ,  4M104HH12 ,  4M104HH16 ,  5F033AA02 ,  5F033AA04 ,  5F033AA05 ,  5F033AA12 ,  5F033AA13 ,  5F033AA22 ,  5F033AA29 ,  5F033AA61 ,  5F033AA64 ,  5F033AA73 ,  5F033BA02 ,  5F033BA13 ,  5F033BA15 ,  5F033BA17 ,  5F033BA24 ,  5F033BA25 ,  5F033BA35 ,  5F033BA37 ,  5F033BA38 ,  5F033BA46 ,  5F033CA09 ,  5F033DA03 ,  5F033DA15 ,  5F033DA35 ,  5F033DA36 ,  5F033DA38 ,  5F033EA02 ,  5F033EA19 ,  5F033EA25 ,  5F033EA28 ,  5F040DA10 ,  5F040DB03 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EF02 ,  5F040EH02 ,  5F040EH08 ,  5F040EJ02 ,  5F040EJ03 ,  5F040EK01 ,  5F040FA05 ,  5F040FA07 ,  5F040FB02 ,  5F040FB04 ,  5F040FC19 ,  5F040FC21