特許

J-GLOBAL ID：200903000785778184

半導体装置

発明者： 齋藤 渉 ,  小野 昇太郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-021488
公開番号（公開出願番号）：特開2007-207784
出願日： 2006年01月30日
公開日（公表日）： 2007年08月16日
要約：

【課題】ソース電極抵抗の増大を抑えつつ横方向のセルピッチを縮小できる、スーパージャンクション構造を有する半導体装置を提供すること。【解決手段】素子部100における制御電極8の上に設けられた第2の絶縁膜7の厚さaが、制御電極8が設けられる素子部100に対して隣接した終端部200において半導体層2の主面側に設けられた第3の絶縁膜10の厚さbの1/3以下である。【選択図】図1

請求項（抜粋）：

第1導電型の半導体層と、 前記半導体層の主面上に設けられた第1導電型の第1の半導体ピラー領域と、 前記第1の半導体ピラー領域に隣接して、前記半導体層の前記主面上に設けられた第2導電型の第2の半導体ピラー領域と、 前記半導体層の前記主面の反対側に設けられた第1の主電極と、 前記第2の半導体ピラー領域の上に設けられた第2導電型の第1の半導体領域と、 前記第1の半導体領域の表面に選択的に設けられた第1導電型の第2の半導体領域と、 前記第1の半導体領域及び前記第2の半導体領域の上に設けられた第2の主電極と、 前記第1の半導体ピラー領域、前記第1の半導体領域及び前記第2の半導体領域の上に設けられた第1の絶縁膜と、 前記第1の絶縁膜の上に設けられた制御電極と、 前記制御電極の上に設けられた第2の絶縁膜と、 前記制御電極が設けられる素子部に対して隣接した終端部において、前記半導体層の前記主面側に設けられた第3の絶縁膜と、 を備え、 前記第2の絶縁膜の厚さが、前記第3の絶縁膜の厚さの1/3以下であることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 29/06

FI (6件)：

H01L29/78 652H ,  H01L29/78 652P ,  H01L29/78 652N ,  H01L29/78 652M ,  H01L29/06 301G ,  H01L29/06 301D

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-307314   出願人：富士電機株式会社

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2001-033408   出願人：富士電機株式会社
• 特開昭63-040341