特許

J-GLOBAL ID：200903000798731209

フラッシュ・メモリー・システムとその製造方法およびその利用

発明者： ランカスター,ローレン,ティー. ,  ヒロセ,リャン,ティ.
出願人/特許権者： エヌヴィエックス コーポレーション
代理人 (1件)： 篠田 通子
公報種別：公表公報
出願番号（国際出願番号）：特願平6-511377
公開番号（公開出願番号）：特表平8-507411
出願日： 1993年11月02日
公開日（公表日）： 1996年08月06日
要約：

【要約】NチャンネルSNOSまたはSONOSタイプのメモリー・アレイ(100)は、消去された状態では、供給電圧Vccよりも低い負の、空乏層形しきい値をとり、プログラムされた状態では正のしきい値をとる、プログラム可能なメモリー状態をもつ。読出し動作中は、供給電圧Vccがドレイン(16)に与えられ、Vcc-Vds satよりも低い正の電圧Vrがソース(14)に与えられる。ここで、Vds satはデバイスの飽和電圧である。読出し動作中には、基板(11)に基準電圧を与えることもできる。選択されたデバイスは、ゲート(12)にVrが与えられ、一方選択されないデバイスは、ゲート(12)に接地電位または基板の電位Vssが与えられる。

請求項（抜粋）：

半導体基板と; 前記基板に形成されるメモリー・トランジスタであって、該トランジスタはソース、ドレイン、ゲート及び誘電体記憶材料をもち、該誘電体記憶材料は、該メモリー・トランジスタが消去の状態ではVccよりも低い負のトランジスタしきい値をとり、該メモリー・トランジスタがブログラムされた状態では異なるしきい値をとるような、プログラム可能な記憶状態をもつ、上記のメモリー・トランジスタと; 前記トランジスタのゲート、ドレインおよびソースに、選択された読出しバイアス電圧を与えるバイアス回路であって、前記読出しバイアス電圧は、該ドレインに与えられる供給電圧Vcc、および該ソースと該ゲートに与えられる、供給電圧よりも低い読出し電圧Vrを含む、前記バイアス回路と; 前記誘電体記憶材料のプログラム可能な状態に応じて、前記メモリー・トランジスタのドレインに誘起される電流を検知するための検知回路と;を含む、不揮発性集積記憶回路。

IPC (7件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 16/02 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  G11C 17/00 307 Z ,  H01L 29/78 371