特許

J-GLOBAL ID：200903000804786053

半導体装置の製造方法

発明者： 長山 哲治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-156981
公開番号（公開出願番号）：特開平6-005560
出願日： 1992年06月16日
公開日（公表日）： 1994年01月14日
要約：

【要約】【目的】 逆テーパー状の断面形状を有するレジスト・パターンを用いてホール加工を行う際に、寸法変換差の発生や異方性の劣化を防止する。【構成】 化学増幅系ネガ型レジスト材料により形成されたレジスト・パターン4は、感光特性により逆テーパー状になり易い。そこで、予めSiO2 層間絶縁膜2上に水素富化層としてSiOx :H層3を成膜しておき、この層3のエッチング中に放出される水素を利用して炭素系ポリマーの堆積を促進する。たとえばc-C4 F8 /CH2 F2 混合ガスをエッチングに用いると、レジスト・パターン4の側壁面4a上にポリマー層6が効率良く堆積し、パターン側壁をほぼ垂直に補正できる。これにより、パターンのエッジ部における入射イオンの散乱を防止し、異方性形状と設計どおりの寸法を有する接続孔7が形成できる。

請求項（抜粋）：

基板上に層厚方向の少なくとも一部に水素富化層を有するシリコン系化合物層を形成する工程と、前記シリコン系化合物層の上に膜厚方向の最上面から最下面へ向けてパターン幅が漸次縮小するごとく形成され側壁面が傾斜されてなるレジスト・パターンを形成する工程と、前記レジスト・パターンをマスクとし、前記側壁面上にエッチング反応生成物を堆積させて見掛け上の側壁面を前記シリコン系化合物層に対して略垂直とするごとく該レジスト・パターンを整形しながら該シリコン系化合物層をエッチングする工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/302 ,  H01L 21/28 ,  H01L 21/314

引用特許：

審査官引用 (4件)

• 特開平2-062038
  
• 特開平1-124241
  
• 特開昭63-287019
  
• 特開平4-142738