特許
J-GLOBAL ID：200903000820645133
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-001012
公開番号（公開出願番号）：特開平7-211062
出願日： 1994年01月10日
公開日（公表日）： 1995年08月11日
要約：
【要約】【目的】 センスアンプをキャッシュとして用い、センスアンプからデータを直接読出したり、メモリセルからイコライズされたビット線を介して高速にデータを読出すことができるような半導体記憶装置を提供することである。【構成】 この半導体記憶装置は、センスアンプ部Ai、メモリセルアレイMCi、コラムデコーダ25、ロウ系アレイ制御回路およびロウデコーダ27、タグメモリ部29、行アドレスバッファ31、列アドレスバッファ33、およびクロック発生回路35を含む。タグメモリ部29に入力される内部行アドレスとタグメモリ部29が保持しているセンスアンプ部Aiに対応する行アドレスとが一致した場合には、センスアンプ部Aiから直接データが読出される。一方、一致しない場合には、メモリセルアレイMCiのデータがイコライズされたビット線を介してセンスアンプ部Aiで増幅およびストアされて読出される。
請求項（抜粋）：
複数のメモリセルが行および列方向に配設されたメモリセルアレイと、各前記メモリセルの列方向に対応して設けられた複数のビット線対と、各前記メモリセルの行方向に対応して設けられた複数のワード線と、各前記ビット線対に接続され、かつ所定の行方向に配設されたメモリセルに対応するデータを保持する複数のセンスアンプを有するセンスアンプ部と、各前記センスアンプが保持しているデータに対応する行アドレスと入力される行アドレスとが同じであるか否かを判定する第1の判定手段と、各前記センスアンプに接続される入出力線対と、入力される列アドレスに応じて、各前記センスアンプを前記入出力線対に接続するコラムデコーダと、入力される行アドレスに応じて、行方向に配設されたメモリセルを指定するために前記ワード線を活性化するロウデコーダと、列アドレスおよび行アドレスが入力される前において、各前記センスアンプと各前記メモリセルとを分離するとともに、前記ビット線対をイコライズ状態にし、さらに、前記第1の判定手段の出力に応じて、各前記センスアンプと各前記メモリセルとを接続するか否かを制御し、前記ビット線対をイコライズ状態にするか否かを制御する制御手段とを備えた、半導体記憶装置。
IPC (2件)：
G11C 11/401
, G06F 12/08 310
