特許
J-GLOBAL ID:200903000825024307

コンピュータ及びコンピュータの電源制御方法

発明者:
出願人/特許権者:
代理人 (1件): 坂口 博 (外5名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-261998
公開番号(公開出願番号):特開2001-092565
出願日: 1999年09月16日
公開日(公表日): 2001年04月06日
要約:
【要約】【課題】 コンピュータの電源がオフされる直前に所定の処理を実行することを、負荷の増大等を招くことなく実現する。【解決手段】 コアチップの電源管理部68と電源回路54との間にシャットダウンリセットロジック52を設ける。ロジック52はシステムがシャットダウンされる直前にイネーブルされ、電源管理部68から出力された電源オフ信号-SUSCが電源回路54に入力されるのを阻止すると共に、電源の状態が不良であることを表す信号LAST#PWG#PIIX4を電源管理部68に入力してハードウェアリセットを発生させ、更に電源スイッチ92がオンされたことを表す信号-PERSW#PIIX4を入力する。これによりPOSTが起動され、POSTはネットワークアダプタのWOL機能をイネーブルにした後にシステムの電源をオフする。
請求項(抜粋):
オペレーティングシステムからの指示に応じて、コンピュータに電力を供給する電源部へ電源オフ指令が出力されたときに、前記電源オフ指令が電源部へ入力されることを阻止すると共に、前記コンピュータのハードウェアリセットを発生させる制御手段と、前記ハードウェアリセットによって起動され、所定の処理を行った後にコンピュータの電源をオフさせる処理手段と、を含むコンピュータ。
Fターム (3件):
5B011EA01 ,  5B011JA02 ,  5B011MB17
引用特許:
出願人引用 (6件)
全件表示

前のページに戻る