特許
J-GLOBAL ID：200903000859154803
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-273348
公開番号（公開出願番号）：特開平8-139258
出願日： 1994年11月08日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 電源またはグランドの配線経路におけるインダクタンスを低コストで確実に低減する。【構成】 パッケージ2およびグランドピンとなるインナリード6aにおける所定の位置に孔2aおよび孔8が設けられた半導体装置1をプリント配線板10に実装し、パッケージ2の表面に設けられている孔2aから短絡ピン9を挿入し、インナリード6aの孔8に嵌合させ、パッケージ2の裏面の孔2aを通過させ、グランド配線10aが施されたスルーホールランド10bに挿入し、半田Hdにより接続固定させ、半導体チップ5のグランド接地を行う電極部を最短距離で接地させ、グランド配線における低インダクタンス化を行う。
請求項（抜粋）：
半導体チップと、前記半導体チップと直接接続される複数のインナリードを有するリードと、前記半導体チップの電極部と前記複数のインナリードとが電気的に接続されるボンディングワイヤと、前記半導体チップと前記複数のインナリードとが樹脂により封止されたパッケージとよりなる半導体装置であって、前記複数のインナリードの内、グランド配線となる所定のインナリードにおける所定の箇所に貫通した第1の孔と、前記第1の孔と同じ位置における前記パッケージの表面から裏面にかけて貫通した第2の孔と、前記第1の孔および前記第2の孔に挿入され、前記所定のインナリードと電気的に接続しながら、電子部品を実装するプリント配線板におけるグランド配線層と接続されているランドに電気的に接続される短絡ピンとを設けたことを特徴とする半導体装置。
IPC (3件)：
H01L 23/50
, H01L 23/28
, H05K 1/18
