特許

J-GLOBAL ID：200903000887143515

半導体抵抗装置

発明者： 今井 俊雄
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-082381
公開番号（公開出願番号）：特開平9-275153
出願日： 1996年04月04日
公開日（公表日）： 1997年10月21日
要約：

【要約】【課題】 半導体集積回路にメモリに記憶した情報を基に抵抗値の製造バラツキを調整するためには、読み出し回路を必要とし、動作電流が増加する。動作電流の増加を少なくするためにはデータラッチ回路を必要とし面積が増大する。【解決手段】 複数の抵抗を直列に接続する抵抗アレイ8と、抵抗と並列に接続するメモリセル1とを備え、メモリセルは金属-絶縁膜-金属構造のメモリ素子とMOSトランジスタとから構成する。選択したメモリ素子に外部より過電圧を印加し永久破壊させることにより、第1の電極と第2の電極とを導通状態とし、この導通状態としたメモリ素子を介してのみ電流を流す状態とする。この選択情報が直接抵抗アレイの電流が流れる経路を形成するので、読み出し回路、データラッチ回路を必要とせず、これら回路の動作に必要な電流の消費もなく、抵抗値を最適値に設定できる。

請求項（抜粋）：

複数の抵抗を直列に接続する抵抗アレイと、抵抗アレイの複数の抵抗と抵抗との接続点に並列に接続するメモリセルとを備え、メモリセルはメモリ素子とメモリ素子に情報を選択的に書き込むためとメモリ素子の情報を読み出すための複数のアドレストランジスタとを有し、メモリ素子に情報を書き込むことにより抵抗アレイの抵抗値を選択することを特徴とする半導体抵抗装置。

IPC (5件)：

H01L 21/8246 ,  H01L 27/112 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/10 433 ,  H01L 21/82 F ,  H01L 27/04 P