半導体基準電圧発生回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-287220
公開番号（公開出願番号）：特開平6-138960
出願日： 1992年10月26日
公開日（公表日）： 1994年05月20日
要約：

【要約】【構成】従来のバンドギャップレギュレータの基準電圧発生部6aの一部に短絡用のトランジスタスイッチと、それを制御をするスイッチ制御部1を付加したものである。基準電圧設定部6は、バンドギャップ電圧VBを決定するr1〜r6の和とr1〜r11の和の比を細かく調整するために、r2〜r5,r8〜r10のそれぞれをショートするMOSトランジスタによるトランスファゲートTG1〜TG5,TG8〜TG10をそれぞれ対応して並列に接続してあり、それらの一方のゲートに接続されるインバータINを含めてそれぞれトランジスタスイッチを構成している。【効果】製品完成後も基準電圧が精度よく調整できる。

請求項（抜粋）：

電源電圧端と接地間に挿入された直列制御トランジスタと出力端子と帰還抵抗部との直列回路を有し、前記電源電圧端からトランジスタ増幅部を介してコレクタが定電流を入力しベースが前記帰還抵抗部の帰還電圧を入力しエミッタが前記接地との間に基準電圧設定用の分圧直列抵抗を設けた基準電圧設定部を有するバンドギャップレギュレータ回路を含む半導体基準電圧発生回路において、前記基準電圧設定部が、前記分圧直列抵抗の複数の抵抗をオン・オフする並列トランジスタスイッチと、外部から入力されるパルス列を並列のビットパターンに変換して前記並列トランジスタスイッチにスイッチ制御信号を供給するデコーダおよび前記ビットパターンを記憶して外部の制御信号によって前記デコーダに読出信号を出力する記憶回路とを有するスイッチ制御部を付加したことを特徴とする半導体基準電圧発生回路。

前のページに戻る